

台湾引例の要約部分の英訳

引例 1 (TW 525252)

A connecting material for anisotropically electroconductive connection for bonding and connecting a semiconductor element having a plurality of electrodes disposed recedingly from the outer face of the passivation layer formed on the semiconductor element, on the one hand, with a substrate circuit board having a plurality of electrodes in a correspondingly confronted relation to the electrodes of the semiconductor element, on the other hand, which connecting material can afford to attain simultaneously a reliable mechanical bonding of the element with the circuit board and a secured electroconductive connection between the correspondingly confronted electrodes without suffering from damage of the passivation layer even if the passivation layer is made of a resin. The said connecting material (6) comprises an adhesive component (7) of insulating property and electroconductive particles (8), wherein each of the electroconductive particles (8) comprises a resin core particle (8a) coated with a metal layer (8b) and the average particle size d of the electroconductive particles (8) is at least 1.5 times the receding depth h of the electrodes (4) from the outer face of the passivation layer (5) of the semiconductor element (3) and at most 0.5 time the distance s between the neighboring electrodes (4).

引例 6 (TW 502353)

A semiconductor device of the present invention includes a semiconductor chip and a printed circuit board. Metal electrodes of the semiconductor chip and the internal connection terminals of the printed circuit board are electrically connected through the metallic joining via precious metal bumps. A melting point of a metal material constituting each of the metallic joining parts is equal to or higher than 275 DEG C, and a space defined between the chip and the board is filled with resin (under fill) containing 50 vol% or more inorganic fillers.

引例 7 (TW 200304935A)

In a cationic polymerizable adhesive composition comprising (A) a cationic polymerizable monomer selected from an epoxy monomer, a vinyl ether monomer, or a mixture thereof; (B) a cationic polymerization catalyst; and (C) a solvent for the cationic polymerization catalyst, a mixture of a good solvent and a poor solvent for the cationic polymerization catalyst is used as the solvent.

中華民國專利公報 [19] [12]

[11]公告編號：502353

[44]中華民國 91年(2002) 09月11日

發明

全18頁

[51] Int.Cl⁰⁷：H01L21/607

[54]名稱：半導體裝置之覆晶式安裝構造及安裝方法

[21]申請案號：090117126

[22]申請日期：中華民國 90年(2001) 07月12日

[30]優先權：[31]2000-349304 [32]2000/11/10 [33]日本

[72]發明人：

梶原良一	日本
小泉正博	日本
守田俊章	日本
高橋和彌	日本
西村朝雄	日本
篠田政佳	日本

[71]申請人：

日立製作所股份有限公司	日本
-------------	----

[74]代理人：林志剛 先生

1

2

[57]申請專利範圍：

1.一種覆晶式安裝構造，其特徵為：

具有：具有處理電氣信號之半導體晶片；以及

被設置於上述半導體晶片之電極；

以及

被形成在上述電極上之凸點；以及

由上述電極透過上述凸點取出電氣信號之內部接續端子；以及

設置上述內部接續端子之配線基板，

在上述半導體晶片與上述配線基板之間插入加熱軟化之半硬化樹脂板，加上荷重、加熱、給予超音波振動，上述凸點與上述內部接續端子被金屬接合。

2.如申請專利範圍第1項記載之覆晶式安裝構造，其中上述凸點係貴金屬。

3.如申請專利範圍第2項記載之覆晶式安裝構造，其中上述貴金屬係Au。

4.如申請專利範圍第1項記載之覆晶式安裝構造，其中構成被上述金屬接合之接合部的金屬材料的熔點在之275℃以上，或／以及被插入上述半導體晶片與上述配線基板之間的樹脂板係包含50vol%以上之無機填充物。

5.

5.一種覆晶式安裝構造，其特徵為：

具有：具有處理電氣信號之半導體

10.

晶片；以及

被設置於上述半導體晶片之電極；

以及

被形成在上述電極上之凸點；以及

由上述電極透過上述凸點取出電氣

15.

信號之內部接續端子；以及

設置上述內部接續端子之配線基

板，

上述貴金屬凸點與上述內部接續端

20.

子之貴金屬膜以金屬接合被接續，

在上述半導體晶片與上述配線基板

FP04-0218-00
TW-XX
'09.11.23
OA

之間具有包含 50vol% 以上之無機填充物之樹脂。

6. 一種覆晶式安裝構造，其特徵為：
具有：具有處理電氣信號之半導體晶片；以及
被設置於上述半導體晶片之電極；
以及
被形成在上述電極上之凸點；以及
由上述電極透過上述凸點取出電氣信號之內部接續端子；以及
設置上述內部接續端子之配線基板，
上述電極與上述內部接續端子透過上述貴金屬凸點被接續，接續部的電氣電阻在 $0.1 \sim 10m \Omega$ 之範圍，在上述半導體晶片與上述配線基板之間具有包含 50vol% 以上之無機填充物之樹脂。
7. 一種覆晶式安裝構造，其特徵為：
半導體晶片的金屬電極與配線基板的內部接續端子透過貴金屬凸點被以金屬接合而接續，構成該接合部之金屬材料的熔點在 275°C 以上，在上述半導體晶片與上述配線基板之間具有包含 50vol% 以上之無機填充物之樹脂。
8. 如申請專利範圍第 5 項所記載之覆晶式安裝構造，其中前述無機填充物之粒徑在壓接後之凸點高度的 $1/3$ 以下。
9. 如申請專利範圍第 5 項所記載之覆晶式安裝構造，其中前述無機填充物之熱膨脹率係比前述有機樹脂的熱膨脹率還低。
10. 一種覆晶式安裝構造，其係半導體晶片的金屬電極與配線基板的內部接續端子透過貴金屬凸點以金屬接合被接續，構成該接合部之金屬材料的熔點在 275°C 以上之覆晶式安裝構造，其特徵為：

包含無機填充物之樹脂被形成在晶片與基板之間，前述樹脂的熱膨脹率在接近基板之部份比接近晶片之部份還高。

5. 11. 一種覆晶式安裝構造，其係半導體晶片的金屬電極與配線基板的內部接續端子透過貴金屬凸點以金屬接合被接續，構成該接合部之金屬材料的熔點在 275°C 以上之覆晶式安裝構造，其特徵為：
包含無機填充物之樹脂被形成在晶片與基板之間，被包含在前述樹脂的前述無機填充物的含有率在接近基板之部份比接近晶片之部份還低。
10. 12. 一種覆晶式安裝構造，其係半導體晶片的金屬電極與配線基板的內部接續端子透過貴金屬凸點以金屬接合被接續，構成該接合部之金屬材料的熔點在 275°C 以上之覆晶式安裝構造，其特徵為：
包含無機填充物之樹脂被形成在晶片與基板之間，被包含在前述樹脂的前述無機填充物的依據場所之含有率的變動在 10% 以下。
15. 13. 一種覆晶式安裝構造，其係半導體晶片的金屬電極與配線基板的內部接續端子透過貴金屬凸點以金屬接合被接續，構成該接合部之金屬材料的熔點在 275°C 以上之覆晶式安裝構造，其特徵為：
包含無機填充物之樹脂被形成在晶片與基板之間，在比晶片的端面還內側、比最外周的凸點還外側處形成前述樹脂的端面。
20. 14. 一種覆晶式安裝方法，其係在配線基板之上以面朝下搭載半導體晶片之安裝方法，其特徵為具有：
於半導體晶片的電極形成貴金屬凸點之工程；以及在前述配線基板的
- 25.
- 30.
- 35.
- 40.

指定位置搭載包含 50vol% 以上之無機填充物之半硬化狀態的樹脂板，在其上對位貴金屬凸點與前述配線基板的內部接續端子之位置搭載前述半導體晶片之工程；以及藉由接合工具由半導體晶片的裏面側施加熱與荷重與超音波，將貴金屬凸點押入樹脂板，進而，按壓將貴金屬凸點壓接於被形成在內部接續端子之貴金屬膜後，進而，加熱處理使樹脂板硬化之工程。

15. 一種覆晶式安裝方法，其係在配線基板之上以面朝下搭載半導體晶片之安裝方法，其特徵為具有：

於半導體晶片的電極形成貴金屬凸點之工程；以及在前述配線基板的指定位置搭載無機填充物之含有率不同之複數片的半硬化狀態的樹脂板，在其上對位貴金屬凸點與前述配線基板的內部接續端子之位置搭載前述半導體晶片之工程；以及藉由接合工具由半導體晶片的裏面側施加熱與荷重與超音波，將貴金屬凸點押入樹脂板，進而，按壓將貴金屬凸點壓接於被形成在內部接續端子之貴金屬膜後，進而，加熱處理使樹脂板硬化之工程。

16. 如申請專利範圍第 14 項記載之覆晶式安裝方法，其中前述無機填充物的形狀為球狀，選擇填充物的粒徑在壓接後之凸點高度的 1/3 以下。

17. 一種覆晶式安裝方法，其係在配線基板之上以面朝下搭載半導體晶片之安裝方法，其特徵為：

於半導體晶片的電極形成貴金屬凸點之工程；以及在配線基板的內部接續端子形成低熔點金屬膜之工程；以及在前述配線基板的指定位置搭載樹脂板，在其上對位凸點與接續端子之位置搭載前述半導體晶

片之工程；以及藉由接合工具由半導體晶片的裏面側施加熱與荷重與超音波，將貴金屬凸點押入有機薄膜，進而，一面施加超音波一面將貴金屬凸點按壓於接續端子的低熔點金屬膜面，將熔解之低熔點合金由接合界面排出而壓接，放開接合工具後，進而，加熱處理使有機薄膜硬化，使殘存在界面之低熔點金屬擴散於凸點或端子側，高熔點化接合部之工程。

18. 如申請專利範圍第 17 項記載之覆晶式安裝方法，其中低熔點金屬係以 Sn、In、Ga、Bi、Tl 之其一為主成分之金或單一金屬。

19. 一種半導體封裝，其係在配線基板以面朝下搭載半導體晶片之半導體封裝，其特徵為：

被形成在半導體晶片的電極之貴金屬凸點與被形成在配線基板的內部接續端子之貴金屬膜係被金屬接合，在半導體晶片與配線基板之間具有包含 50vol% 以上之無機填充物之樹脂，在未與半導體晶片接續之前述配線基板的裏面具有外部接續端子。

20. 如申請專利範圍第 19 項記載之半導體封裝，其中前述配線基板之材料係玻璃環氧樹脂，密封前述配線基板的半導體晶片被搭載側之面之樹脂的填充物粒徑與半導體晶片與配線基板之間的樹脂的填充物粒徑不同。

21. 一種半導體模組，其係於配線基板以面朝下搭載半導體晶片，在前述配線基板搭載其它的主動構件以及／或被動構件之半導體模組，其特徵為：

被形成在半導體晶片的電極之貴金屬凸點與被形成在配線基板的內部

接續端子之貴金屬膜係被金屬接合，在半導體晶片與配線基板之間具有包含 50vol% 以上之無機填充物之樹脂，未與半導體晶片接續之前述配線基板的裏面具有外部接續端子。

圖式簡單說明：

圖 1 係依據本發明之覆晶式安裝方法之一實施例。

圖 2 係依據本發明之覆晶式安裝方法之時程圖之一實施例。

圖 3 係依據本發明之覆晶式安裝方法之接合進行過程之一例。

圖 4 係實施依據本發明之覆晶式安裝方法之接合裝置之一實施例。

圖 5 係依據本發明之覆晶式接合裝置的詳細構成之一實施例。

圖 6 係依據本發明之覆晶式接合裝置的有機膠帶供給機構之一實施例。

圖 7 係依據本發明之覆晶式接合部的剖面照片的一例。

圖 8 係依存於晶片／基板間隙之填充物含有量與孔隙產生率之關係。

圖 9 係依據本發明之覆晶式安裝方法之其它的一實施例。

圖 10 係依據本發明之覆晶式安裝構造之一實施例。

圖 11 係依存於填充物含有量之溫度循環數與累積斷線不良發生率之關係。

圖 12 係依據本發明之覆晶式安裝方法之時程圖之其它的一實施例。

圖 13 係依據本發明之覆晶式安裝方法的其它的一實施例。

圖 14 係依據本發明之覆晶式接合裝置的工具加熱機構的其它的一實施例。

圖 15 係適合於依據本發明之覆晶式安裝的貴金屬凸點形狀之一實施

例。

圖 16 係依據本發明之覆晶式安裝構造的其它的一實施例。

圖 17 係依據本發明之覆晶式安裝構造的其它的一實施例。

圖 18 係依存於晶片／基板間隙之填充物含有量與孔隙發生率之關係。

圖 19 係依存於未充滿之有無以及接合溫度之凸點高與累積斷線不良發生率之關係。

圖 20 係具有依據本發明之覆晶式安裝構造之 BGA 封裝的一實施例。

圖 21 係具有依據本發明之覆晶式安裝構造之 BGA 封裝的其它的一實施例。

圖 22 係具有依據本發明之覆晶式安裝構造之 BGA 封裝的其它的一實施例。

圖 23 係具有依據本發明之覆晶式安裝構造之陶瓷模組的一實施例。

圖 24 係包含本發明的覆晶式安裝之模組組裝順序的一實施例。

圖 25 係包含本發明的覆晶式安裝之模組組裝順序的其它的一實施例。

圖 26 係具有依據本發明之覆晶式安裝構造之多晶片模組之一實施例。

圖 27 係具有依據本發明之覆晶式安裝構造之積層型多晶片封裝的一實施例。

圖 28 係具有依據本發明之覆晶式安裝構造之積層型多晶片封裝的其它的一實施例。

圖 29 係具有依據本發明之覆晶式安裝構造之積層型多晶片封裝的其它的一實施例。

圖 30 係具有依據本發明之覆晶式安裝構造之積層型多晶片封裝的其它的一實施例。

圖 31 係具有依據本發明之覆晶式安裝構造之多晶片模組的其它的一實

(5)


9

10


施例。

圖 32 係具有依據本發明之覆晶式

安裝構造之多晶片模組的其它的一實
施例。




第 1 圖




第 2 圖

(6)




第 3 圖




第 4 圖

(7)




第 5 圖




第 6 圖

(8)




第 7 圖




第 8 圖


(9)



第 9 圖




第 10 圖




第 11 圖


(10)



第 12 圖




第 13 圖




第 14 圖


(11)



第 15 圖




第 16 圖




第 17 圖


(12)



第 18 圖




第 19 圖




第 20 圖


(13)



第 21 圖




第 22 圖




第 23 圖

(14)




第 24 圖




第 25 圖


(16)



第 26 圖




第 27 圖




第 28 圖


(17)



第 29 圖




第 30 圖



第 31 圖

(18)



第 32 圖